ISE 14.7安装教程最新版（Win10安装）——解决Win10安装完后打不开快捷方式的方法
ISE 14.7安装教程最新版（Win10安装） Xilinx ISE是一款世界著名的硬件设计软件，它为设计流程的每一步都提供了直观的生产力增强工具，覆盖从系统级设计探索、软件开发和基于HDL硬 ...
花费 7 ms
verilog-统计n位数据中1的个数
引言 最近在看数字IC面经，遇见一个很有趣的题目：输入一个32位的数据，判断数据中0/1的个数，如果1比0多则下一个时钟周期输出一个标志信号。 我一开始的思路是要在一个时钟周期内完成计算，应该是要 ...
Verilog HDL刷题笔记（03）
[注]这个网站比较神奇的一点就在于，不解出来就不让你看答案。所以经常一个错误卡好久。。不过有大佬在GitHub发过答案了： https://github.com/M-HHH/HDLBits_Prac ...
基于FPGA的IIR滤波器
基于FPGA的IIR滤波器 by方阳 版权声明：本文为博主原创文章，转载请指明转载地 ...
Verilog begin...end的用法
Verilog HDL中分阻塞赋值和非阻塞赋值两种， 1.组合逻辑用阻塞赋值，此时使用begin···end语句，将一条执行完再执行下一句，即顺序执行。2.时序逻辑大多数情况是并行执行，用非阻塞赋值 ...
Verilog HDL刷题笔记（02）
16.Given several input vectors, concatenate them together then split them up into several output ve ...
生成用于ROM初始化的coe文件---使用matlab
生成用于ROM初始化的coe文件---使用matlab t=0:2*pi/2^12:2*pi; y=0.5*sin(t)+0.5; r=ceil(y*(2^8-1)); fid = fopen ...
Verilog HDL刷题笔记（01）
听别人推荐了一个Verilog刷题网站：https://hdlbits.01xz.net/wiki/Main_Page 01.Build a circuit with no inputs and o ...
Verilog HDL刷题笔记（08）(Circuit-Sequential Logic-Latches anf flip-flops)
81.A D flip-flop is a circuit that stores a bit and is updated periodically, at the (usually) positi ...
Chisel3-创建工程并转换为Verilog代码
https://mp.weixin.qq.com/s/ie0R3v60IcrI6beTXHrgSg 基于Intellj IDEA+Scala插件模式开发 因 ...